# PATENT ABSTRACTS OF JAPAN

(1)

(11)Publication number :

04-034980

(43)Date of publication of application: 05.02.1992

(51)Int.CI.

H01L 29/784

(21)Application number : 02-142155

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

30.05.1990

(72)Inventor: YAMAGUCHI YASUO


NISHIMURA TADASHI


# (54) SEMICONDUCTOR DEVICE

# (57)Abstract:

PURPOSE: To manufacture an SOI-MOSFET in lessened substrate floating effect by a method wherein a part of the insulating film provided for separating the SOI-MOSFET is opened to provide the body contact for leading-out the

surplus carrier. CONSTITUTION: The surplus carrier as a hole in this NMOSFET generated by the collision ionization in the high field region at the interface between a channel region 8 and a drain region 10 runs into a well region 11 beneath insulating films 5 for separation passing through the channel region 8 beneath a gate electrode 5. At this time, the surplus carrier is led out of the system since the well region 11 is connected to a wiring layer 15 for body through the intermediary of a body contact 7. Accordingly, the hole can not be accumulated in the channel region 8 so as to lessen the so-called substrate floating effect. Through these procedures, the excellent transistor characteristics such as the restraint of the kink effect causing the constriction in





the Id-Vd characteristics when the SOI film of an SOI-MOSFET is thicker and the deterioration in the breakdown strength between S/D when the SOI film is thinner can be displayed.

# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# ⑩日本国特許庁(JP)

①特許出顯公開

# @ 公開特許公報(A) 平4-34980

®Int. Cl. 5

盎別記号

庁内整理番号

❸公開 平成4年(1992)2月5日

H 01 L 29/784

9056-4M H 01 L 29/78

311 X

審査請求 未請求 請求項の数 1 (全5頁)

**公発明の名称** 半導体装置

②特 顧 平2-142155

②出 願 平2(1990)5月30日

Ø発明者 山口 秦男

兵庫県伊丹市璫原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

発明者 西村 正

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

**创出 顕 人 三菱電機株式会社** 

東京都千代田区丸の内2丁目2番3号

**20代理人** 弁理士 早瀬 憲一

### 明 超 : 書

1. 発明の名称

. 半選体装置

### 2. 特許請求の範囲

(I) 総雑体上の半導体層に形成されたMOSF E工半導体装置において、

絶縁体基板上に形成された半導体層と、

技半導体層上に設けられた、鉄電体薄膜を挟ん で形成されたゲート電極と、

該ゲート電振下に設けられた第1導電型のチャ ネル領域と、

前記ゲート電極下の前記チャネル領域を挟んで 設けられた第2導電型のソース領域およびドレイ ン領域と、

前紀半導体層に設けられた分離用絶縁観と、 抜分離絶縁膜下に設けられた第1導電型のウェ

前記分離絶縁膜を閉口して設けられたボディー コンタクトと、

該ポディーコンタクトに接続されたボディー用

配舗層とを含む事を特徴とする半導体装置。

# 3. 発明の詳細な説明

(産業上の利用分野)

本発明は絶縁体基版上の半導体層に形成された MOS(Retal Oxide Seniconductor) 型電界効果トランジスタ (以下、「SOI-MOSFET」と略称する) に関し、特に、ソース・ドレイン間の耐圧の改善に関するものである。

#### .(従来の技術)

第5図は従来のSOI-MOSFETの町面図である。シリコン基板1上に絶縁体層2が形成されている。シリコン基3内において、低い、p型では物濃度(たとえば、10<sup>11</sup>・10<sup>11</sup> a t o m s / ol)を有するソース領域3の一方側は分別に投して形成されている。

チャネル領域8上にはゲート誘電体帯験4が形成されており、誘電体海膜4上にゲート電極5が形成されている。シリコン第3とゲート電極5は 層間絶縁膜12によって遅われている。層間絶縁 膜12にはコンタクトホール13が開けられ、コ ンタクトホールに対応する運電体14が形成されている。

以上のように構成されたSOI-MOSPETにおいて、ゲート電話5に正の電圧を印加するとき、P型のチャネル領域8の上層部にn導電型のキャリア(電子)が扱引され、その上層部はソース領域9かにイン領域10と同じのが減減9ででは対したがで電波が減ることができる。型キャリアの環境はゲート電圧によって表れるので、チャンネル領域8を流れることができる。ことが「サンスル関域8を流れることができる。ことが「サンスル関域8を流れる。ことが「サンスル関域8を流れる。ことが「サンスル関域8を流れる。ことが「サンスル関域8を流れる。ことが「サンスル関域8を流れる。ことが「サンスル関域8を流れる。ことが「サンスル関域8を流れる。ことが「サンスル関域8を流れる。ことが「サンスル関域8を流れる。ことが「サンスル関域8を流れる。

(発明が解決しようとする課題)

有している。たとえば、その薄いチャネル領域 8 はゲート電極 5 に電圧を印加することによって全 体が空乏層化され、また電位もゲート電極により 制御されるため、電波がゲート電極 5 により制御 できないパンチスルー現象や、ゲート長が短いと きにゲートしきい値電圧が異常に低くなるショー トチャンネル効果が低減される。

しかし、チャンネル領域8全体が完全に空シャルでは、チャンネル領域8合体が完全に空シャルが通常のMOSFETに対ける場合より高い領域3とチャンスル領域3とチャンスル領域3とチャンスル領域8内のボチャンスル領域3トルが域(ロード・ションのでは、チャンスル領域3中のボールが域(ロード・ションのでは、チャンスル領域3トーリンスル領域3トーリンスル領域3トーリンスルのでは、チャンスル領域3トーリンスルのでは、チャンスル領域)の1月間の原がある。この1月間の原には、チャンカ系の原とでは、いるの原には、100円で

シリコン馬が比較的厚い(たとえば、約500 O 人厚さ)場合、ゲート電圧を印加してSOI-MOSPETを動作状盤にするとき、チャンネル 領域8内でキャリアが高速に加速される。チャン ネル領域8内で加違されたキャリアはドレイン領 城10の近傍で衝突電腦によって電子と正孔のペ アを発生させる。この発生した電子は n° 塩のド レイン領域10に流れ込む。しかし、正孔はチャ ネル領域8内に蓄積されて電位を上昇させるので、 チャネル電視を増加させ、ドレイン電圧とドレイ ン電液の関係を裏す曲線上に好ましくないキンク 効果を生じさせる。このキンク効果は、たとえば アイ イー イー イー エレクトロン デバイ ス レター 第9巻版2.97-99頁1988 (IEEE Blactron Bevice Letter. Vol.9, No.2. pp. 97-99.1988) において遠べられている。

一方、非常に確い (たとえば、500A-1500Aの厚さ) シリコン暦 3を有する復襲 SOI-MOSFETは、厚いシリコン暦 3を有する退 常のSOI-MOSPETに比べて優れた特性を

ース・ドレイン間の耐圧の低下は共にチェンネル 領域が電気的に押いている事(基板浮遊効果とい う)が原因である。

以上のような従来の問題点に厳み、本発明の目的は、基板評遺効果が改善されたSOIーMOS FETを提供することにある。

# (課題を解決するための手段)

本免明にかかるMOSPET半導体装置は、SOI-MOSPETの分離用に設けた絶縁競を一部開口して余剰キャリア引き抜き用のボディーコンタクトを設けたものである。

#### (作用)

この発明における分離用絶縁膜に設けられたポ ディーコンタクトはトランジスタのチャンネル領域で発生した余剰キャリアがウエル領域を選って ポディーコンタクト部より引き抜かれる。このた め、基板浮遊効果によるS/D配圧の低下あるい はキンク効果の発生を抑えることができる。

## (実施例)

第1回は本発明の一実施例によるSOI-MO

SFETの平面図、第2図は第1図のX-X新園図、第3図はY-Y新園図である。

本実施例においては、以下の点を除き、従来の 半導体装置と関係であるので同一番号を付し、そ の説明を審略する。SOI-MOSPBTの分離 用として分離用絶縁膜 6を用いてあり、分離用絶 縁膜 6下には、チャネル領域と同一導電型のP型 の不純物が、例えば10<sup>14</sup>~10<sup>18</sup>atous / cl導 入されたウエル領域11か形成されている。

また、分離用絶縁膜 6 の一部は関口されてボディゴンタクト 7 を介してボディー用記録層 1 5 が接続されている。

次に動作について説明する。

チャネル領域8とドレイン領域10の境界の高 電界領域での衝突電器により発生した余利キャリ ア、ここではNMOSPBTであるので正孔は、 ゲート電極5下のチャネル領域8を選って分離用 絶縁膜6下のウエル領域11に抜れる。ここで、 ウエル領域11はボディーコンタクト7を介して ボディー用配線層15が接続されているためここ より系外に引き抜かれる。

したがって、チャネル領域 8 に正孔が蓄積する 事が無くなり、いわゆる、基板浮遊効果が低減さ れる。

よってSOI-MOSFETのSOI譲厚が厚い時に見られたId-Vd特性にくびれが生ずるキンク効果やSOI譲厚が薄い時に見られたS/ D間耐圧の低下が抑えられ、第4回に示す様な優れたトランジスタ特性が得られる。

・また、ボディーコンタクト7は複数のトランジ スタに共通して設ければよく、面積の増加はほと んど必要としない。

なお、上記実施例ではNMOSPETについて 述べたが、PMOSPETでも準電性が逆になる だけで、同様の効果が得られる。

また、上記実施例では半導体層としてシリコン 層を用いたが、いずれの半導体材料を用いても同様の効果が得られるのは言うまでもない。

#### (発明の効果)

以上のように、この発明によればSOI-WO

SFETにおいてトランジスタの分離に分離用的 経験を用い、さらに、分離用地経験を貫通してウ エル領域にボディーコンタクトを設けたため、ト ランジスタのゲート電極下のチャネル領域で発生 した余刺キャリアを引き抜く事が可能で高板浮遊 効果によるキンク効果、S/D間耐圧の低下に対 してこれを改善できる効果がある。

## 4. 図面の簡単な説明


第1回はこの発明の一実施例による半準体装置を示す平面図、第2回は第1回のX-X新面図、第3回は第1回のY-Y新面図、第4回は本発明の一実施例による半導体装置による確談SOI-MOSPETのId-Vd特性図、第5回は第5回のA-A新面図、第7回は従来の理談SOI-MOSPETのId-Vd特性図である。


図において、1 はシリコン基板、2 は独縁体層、3 はシリコン層、4 は誘電体御膜、5 はゲート電 価、6 は分離用絶縁膜、7 はボディーコンタクト、8 はチャネル領域、9 はソース領域、1 0 はドレ イン領域、11はウエル領域、12は層関絶縁襲、 10はドレイン領域、11はウエル領域、12は 層関絶縁襲、13はコンタクトホール、14は配 線層、15はボディー用配線層。


なお、関中、同一符号は同一又は相当部分を示される。

代理人 早 湘 寒 一

**\*** 









1: シリコン基板
2: 使機体量
3: シリコン層
4: 跨電体期間
5: ケート電機
6: 分割を配性時間
7: ホディーコンタフト
8: チャネルを対対
9: ソースを対対
10: ドレイン保護
11: ウェルト保地
12: 層間を使用し
13: コンタフトホール
14: 配工物層
15: ホディー用の工業層


第3図



第4図




第5回



5:*ケート電格* 13:*コンタクトホール* 

14:西巴森东州



1: シリコンダ級

2: *SEARTH B* 

3: シソフンル

6. *515 14 14 14 15 15* 6. *142 1* 12 15

・メーナ・ロフラ

: Y-74915

10: KLIVARIS

12. 7. 2015

W. B. H.A

第 7 数

